某cache有64行，采用4路组相联映射方式，主存有4K个块，每块128个字。则 主存地址多少位？

cache有64行，所以cache有64块则2^c=64，c=6

由四路组相联得2^r=4，r=2

组地址q=c-r=4

每块128字，2^b=128,字块内地址b=7

主存容量4K*128=2^19字

主存字块标记为19-q-b=8

一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共几位，要详细分配

20位。

先将Cache分组,组数=128/4=32，故Cache组地址占5位,块内地址占6位,块地址占两位，故Cache地址共5+6+2=13位。主存=16384*64=2^20字；故按字编制,主存地址为（20）位。

由于采用的是第一种组相连映射,即组相连映射关系为：i=j mod Q(i为Cache组号,j为主存块号,Q为Cache组数，故组地址为（5位）（如果按字节编址,块内地址位数增1,Cache地址位数增1,主存位数也增1） 。

如果采用第二种全相连映射方法,则先将主存按照Cache大小分区,共128个区,故区号占7位,再将每个区分组,每个区内的组数和Cache的组数相等（32组）故组地址占5位,每组有4个块,故块地址为2位。

块内地址同第一种全相连映射方法中块内地址长度相同,主存地址=区号+组号+组内块号+块内地址.故按字编址,主存地址=7+5+2+6=20（位）（按字节编址时块内地址为6位,故主存地址为21位）Cache地址=组号+组内块号+块内地址=5+2+6=13位（按字节编址时为14位）。

扩展资料：

内存地址区分

1、逻辑地址

机器语言指令仍用这种地址指定一个操作数的地址或一条指令的地址。这种寻址方式在Intel的分段结构中表现得尤为具体，它使得MS-DOS或Windows程序员把程序分为若干段。每个逻辑地址都由一个段和偏移量组成。

2、线性地址

针对32位CPU，线性地址是一个32位的无符号整数，可以表达高达232（4GB）的地址。通常用16进制表示线性地址，其取值范围为0x00000000～0xffffffff。对64位CPU，线性地址是一个64位的无符号整数，可以表达高达264。

3、物理地址

也就是内存单元的实际地址，用于芯片级内存单元寻址。物理地址也由32位无符号整数表示。

参考资料：百度百科-内存地址

参考资料：百度百科-地址映射

一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20 ）位，其中组地址应为5 位（ 128/4=32组，组地址位数d=5 ），主存字块标记应为 9 位（ 总块数16384=2^14 , s=14; 标记位数=s-d=9位 ），Cache地址共 13 位（ Cache地址=组号+组内块号+块内地址=5+2+6=13位 ）。

一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20 ）位，其中主存字块标记应为（ 6 ）位，组地址应为（ 2 ）位，Cache地址共（ 13 ）位。

Cache组相联映射到底应该怎么算法？

我先确认你的题目细节：

block

=

1B，就是1个字节。（主存交换大小）

cache4行，因为是二路组关联，所以每行2个block。因此cache一共4*2B

=

8字节。cache一共2个字，这种题目没法做的，因为你是字编址！！

所谓我认为你的题目是有问题的！

下面假设交换大小是1W来做！！！！！！（或者字节编址）

4行，索引号需要2位；表示为00,01,10,11

访问：

0：

就是00，所以存放在第00行，缺失

4：就是100，也存放在00行，和0一行，缺失，但是lru标记在0

8：就是1000，存放在00行（看最后2位），因为lru标记，所以把0地址内容冲掉，lru在4

2：就是10，存放在10行，缺失

0:存放在00行，吧4冲掉，lru标记在8，缺失

6:110

，存放在10行，缺失

8:1000，命中，lru标记在0

6:110，命中

4：100，缺失，吧0冲掉，lru在8

8：1000，命中，lru到4

主存与Cache间组相联映射计算

32位按字编址(四字节)，2GB/4B=512M=2^29，那么主存29位。

cache：256KB/(4*16B)=4k=2^12 组地址为12位

块内地址：16=2^4 ,块内地址4位

主存标记=29-12-4=13 位

4567H=0100 0101 0110 0111

后四位是块内地址 前12位是组地址

映射到Cache为 0100 0101 0110= 456H 组

32位按字编址，那么主存地址256M位。

cache总块数就是256/16=16k块。他的高m位就是t+c=31+14=45位

组地址q=c-r=14-4=10

块内地址4位

4567H=0100 0101 0110 0111,这个计算好烦。。。

关于组相联的一个问题

（1）采用组相联映像时，主存地址格式和Cache地址格式为：

区号E

组号G

块号B

块内地址W

主存地址

组号g

块号b

块内地址w

Cache地址

主存按Cache大小划分为区，主存容量为8块，Cache容量为4块，故主存分为2个区，区号E的长度为1位。

每区分为2组，故组号G和g的长度都是1位。

每组分为2块，故块号B和b的长度都是1位。

每块大小为16个存储字，故块内地址W和w的长度都是4位。

（2）组相联映像规定：主存的组到Cache的组之间是直接映像，对应组的块之间是全相联映像。主存的块0~7与Cache的块0~3之间的映像关系是：

主存的块0，1，4，5与Cache的块0，1之间全相联。

主存的块2，3，6，7与Cache的块2，3之间全相联。

（3）由第（2）题的结果可知，该程序按给出的主存块地址流访存时，如果发生块失效，那么把主存块装入Cache的块位置时，必须遵守如下规定：

主存的块0、1、4、5只可装入到Cache的块0或块1的位置上。

主存的块2、3、6、7只可装入到Cache的块2或块3的位置上。

采用LRU替换算法时，Cache块0~3被使用的过程如图所示。

主存块地址

Cache块0

Cache块1

Cache块2

Cache块3

6

2

4

1

4

6

3

0

4

5

7

3

4

4*

4

4

4

4*

4

4

4

4

1

1*

1*

1*

0

0*

5*

5*

5*

6

6*

6*

6*

6*

6

6*

6*

6*

6*

7

7

2

2

2

2

2*

3

3

3

3

3*

3*

命中

命中

命中

命中

可得Cache命中率H2=4/12=0.33。

1>主存块地址 2位主存标记1位组号4位块内地址

cache块地址 1位组号 1位组内块号 4位块内地址

2>偶数映射在第0组 奇数映射在第1组 ···文字不太好表述····

先后：NNNNYNNNNNNN 命中一次 1/12=...

组相联映射中cache地址的问题

母鸡呀！

组相联映射是直接映射和相联映射方法的结合，它综合了直接映射结构简单和相联映射数据替换灵活的优点。在组相联映射的结构中，将Cache分为m组，每组r’行，主存中共有s个数据块，每s/r’个数据块可以分别装入某一相同行号的m个Cache行中。

组相联的映象规则：

(1) 主存和Cache按同样大小划分成块。

(2) 主存和Cache按同样大小划分成组。

(3) 主存容量是缓存容量的整数倍，将主存空间按缓冲区的大小分成区，主存中每一区的组数与缓存的组数相同。

(4) 当主存的数据调入缓存时，主存与缓存的组号应相等，也就是各区中的某一块只能存入缓存的同组号的空间内，但组内各块地址之间则可以任意存放， 即从主存的组到Cache的组之间采用直接映象方式；在两个对应的组内部采用全相联映象方式。

相关存储器中每个单元包含有： 主存地址中的区号E与组内块号B，两者结合在一起，其对应的字段是缓存块地址b。相关存储器的容量，应与缓存的块数相同。当进行数据访问时，先根据组号，在目录表中找到该组所包含的各块的目录，然后将被访数据的主存区号与组内块号，与本组内各块的目录同时进行比较。如果比较相等，而且有效位为“1”则命中。

将其对应的缓存块地址b送到缓存地址寄存器的块地址字段，与组号及块内地址组装即形成缓存地址。如果比较不相等，说明没命中，所访问的数据块尚没有进入缓存，则进行组内替换；如果有效位为0，则说明缓存的该块尚未利用， 或是原来数据作废，可重新调入新块。

在Cache映射里的组相联映射，是每一组共有一个主存字块标记还是组里的每一块都有一个主存字块标记

组相联映射是直接映射和相联映射方法的结合，它综合了直接映射结构简单和相联映射数据替换灵活的优点。在组相联映射的结构中，将Cache分为m组，每组r’行，主存中共有s个数据块，每s/r’个数据块可以分别装入某一相同行号的m个Cache行中。这样，既避免了由于主存块映射固定Cache行引起的Cache命中率低的不足，又减少了标记位的长度降低了比较电路的复杂性。

你说的组我理解是cache line， 每一个cache line里面有若干数据（应该是你说的字块吧）。应该是每一个cache line有个一个tag（标记），字块查找是通过地址后几位来完成的。可以参阅http://blog.csdn.net/pang040328/article/details/4285590。

是组里的每一块都有一个主存字块标记。

原理：（一个主存块地址包括标记，索引，快内位移。标记是每个主存块唯一的；索引是不唯一，对应的是cache中的某一组，因为主存中很多块都可以对应cache中的同一组；块内位移是用于当CPU确定找到了目标块是，确定目标数据在目标块中的位置）

所以过程是CPU先去访问主存，从主存的目标块中得到该块的标记，索引和块内位移，然后根据索引去找出对应的cache中的某一组，然后再检测cache该组中所有块的标记，看看有没有和目标块的标记相同，若有则说明目标块在cache中，然后再通过块内位移取出数据

（因为cache的速度比主存快多了，所以CPU都会去检测cache中是否有目标块，所以才有上面的步骤）

所以总而言之，cache中的每一组有一个共同的索引，但有n个不同的标记，n取决于cache映射是多少路的组相连映射

>> 不是您想要的 ? 去 大武侠OL租号 浏览更多租号信息。<<